完全硬件实现的。

    后来因为写代码麻烦，对控制部分比较薄弱，本来跟其他cpu配合使用，即麻烦的算法cpu提交给fpga，fpga算完把结果再返回给cpu。

     可是这样外围电路就变得麻烦。

    于是提出了soc设计方法，就是直接在fpga里写一个cpu出来，既然fpga万能，做个cpu自然毫无压力。

    这其中还有软核和硬核（即所谓的ip核）的区别，不过除了性能，使用方法大同小异。

    所谓ip核，就是把各种专用集成电路用硬件描述语言描述，然后烧到fpga里形成专门的电路，这样就不必另外搭芯片了，所有的电路在一片fpga里面形成。

     因此，设计fpga需要用专门的硬件描述语言来进行非常简便的设计，设计出来的芯片根本就不需要进行‘流片’，而是直接上芯片生产线生产就可以了。

     而这类硬件描述语言就叫做hdl，是电子系统硬件行为描述、结构描述、数据流描述的语言。

    利用这种语言，数字电路系统的设计可以从顶层到底层（从抽象到具体）逐层描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统。

     然后，利用电子设计自动化（eda）工具，逐层进行仿真验证，再把其中需要变为实际电路的模块组合，经过自动综合工具转换到门级电路网表。

    接下去，再用专用集成电路asic或现场可编程门阵列fpga自动布局布线工具，把网表转换为要实现的具体电路布线结构。

     前世hdl从发明到20世纪80年代，已出现了上百种硬件描述语言，对设计自动化曾起到了极大的促进和推动作用。

     但是，这些语言一般各自面向特定的设计领域和层次，而且众多的语言使用户无所适从。

    因此，急需一种面向设计的多领域、多层次并得到普遍认同的标准硬件描述语言。

     因此在20世纪80年代后期，vhdl和veriloghdl语言适应了这种趋势的要求，先后成为ieee标准。

     随着系统级fpga以及系统芯片的出现，软硬件协调设计和系统设计变得越来越重要。

    传统意义上的硬件设计越来越倾向于与系统设计和软件设计结合。

    硬件描述语言为适应新的情况，迅速发展，出现了很多新的硬件描述语言，像superlog、systemc、cynlibc++等等。

     而这些都将是杨小乐需要提前布局，在以后的市场里，不说分宜本羹，至少不会花钱去申请别人公司的专利授权嘛。

     花钱去买技术授权，而且这个技术授权费用还得一直持续到不采用这个技术为止，有些更苛刻的除了授权费之外，还得按产品的数量另外交一份钱，这是杨小乐不能接受的，也是所有有技术和超前眼光的穿越者所不能接受的！ 否则，带着金手指却和没有金手指的原住民一样，那还穿个什么劲啊？直接买块豆腐再重新转世投胎一次！